[Verilog_RTL]_NOR_GATE

Symbol

[그림 1] 3-input NOR gate

 

사용 코드_1

 

 
module nor_gate (in, out);
    input [2:0] in;    // 3비트 입력 버스 (in[2], in[1], in[0])
    output out;        // 1비트 출력
    
    // 리덕션 OR 연산: 3비트 입력의 모든 비트를 nOR 연산
    assign out = ~(in[2] | in[1] | in[0]); 
endmodule

사용 코드_2

 

 
module nor_gate (in, out);
    input [2:0] in;    // 3비트 입력 버스 (in[2], in[1], in[0])
    output out;        // 1비트 출력
    
    // 리덕션 OR 연산: 3비트 입력의 모든 비트를 nOR 연산
    assign out = ~|in[2:0];  
endmodule

 

사용 코드_3

 

 
module nor_gate (in, out);
    input [2:0] in;    // 3비트 입력 버스 (in[2], in[1], in[0])
    output out;        // 1비트 출력
    
    // 리덕션 OR 연산: 3비트 입력의 모든 비트를 nOR 연산
    assign out = ~(in[2:0] != 3'b000); 
endmodule

 

사용 코드_4

 

 
module nor_gate (in, out);
    input [2:0] in;    // 3비트 입력 버스 (in[2], in[1], in[0])
    output out;        // 1비트 출력
    
    // 리덕션 OR 연산: 3비트 입력의 모든 비트를 nOR 연산
    assign out = in[2:0] == 3'b000; 
endmodule

 

Schematic

[그림 2] 3_input_nor_Schematic