juniha 님의 블로그

Place and RouteP&R (Place and Route) • Standard cell 을 이용하여 배치와 연결 진행 •전원망구성 → 클록 트리 합성 → 신호 배선Design Flow • Floor planning : 다이 / 코어 크기 결정 • CTS : 스큐 / 지연목표에 맞춰 CLK 연결 • Routing : 글로벌 / 디테일 배선, DRC 수정• Signoff : 물리 검증 후 GDSII 추출P&R: Innovus 실행 Innovus실행 • 터미널 →cd .. →mkdir • 실행위치: pwm_design 2innovus 입력 /2innovus • Digital tool sourcing : souce ../.env_csh_innovus_genus • 터미널 HiCSL ..

강의 목표본 강의는 디지털 IC 설계 입문자를 대상으로 한다. Cadence사의 Xcelium, Genus, Innovus를 활용해 RTL 설계, 합성, P&R에 이르는 전 과정을 단계별 실습으로 다룬다.이를 통해 디지털 IC 설계의 전체적인 흐름을 파악하고 실무에 빠르게 적응할 수 있는 역량을 키운다.강의 개요PWM(Pulse Width Modulation)를 예제로 삼아 디지털 IC 설계에 필수적인 Cadence Xcelium, Genus, Innovus의 기본적인 사용법을 익힌다. Verilog RTL을 작성한 뒤 Xcelium으로 테스트벤치 기반 기능 검증을 수행하고, Genus로 제약(클록/타이밍) 설정 및 합성을 진행한다.이후, Innovus에서 배치, 배선을 수행하고 Post-Layout R..

행사 소개행사명: AX 실무인재양성 협의체 출범 및 프로젝트 발표회일시: 2025년 8월 7일 (목) 14:00장소: 대한상공회의소 광주인력개발원 대강당주최: 대한상공회의소 광주인력개발원행사 주요 내용 요약AI, 반도체 등 첨단산업 인재 양성을 위한 협의체 출범지역 산업 주도의 실무인재 양성 시작을 알리는 자리여러 프로젝트 성과 발표 및 향후 협력 방향 논의 참여 후기지난 6개월 동안 광주 인력개발원에서 배운 내용을 바탕으로, 마지막 2인 프로젝트인 Smart Mobility Platform을 준비하여 발표할 기회를 가졌습니다. 단 5일이라는 짧은 준비 기간이었지만, 기업인사분들이 직접 참석한 자리에서 프로젝트를 소개하고 설명할 수 있었다는 점이 매우 뜻깊었습니다.학생의 시각에서 프로젝트를 바라봤을 때는..

Main Title : Smart Mobility platform Subtitle AXI-based Real - time Attitude Stabilization and Autonomous Obstacle Avoidance SoC Platform via 2D Distance MappingDevelopment Environment & ToolsFPGA (Basys3): Xilinx VivadoBlock Design, IP Integration, Verilog CompilationEmbedded SW Development: Xilinx VitisPlatform Creation, C ApplicationSimulation & Debugging:Vivado Simulator, Logic Analyzer, U..

AXI_Sensor IP 1. 사용 코드 _ Ultrasonic_DHT11// ============================================================================// module: ultrasonic_correction_dht11// - 초음파(raw) + DHT11(온도) → 보정된 거리(dist_corr)// - 나눗셈을 순차 서브트랙터(divider)로, 곱셈·나눗셈 파이프라이닝 적용// - 원 구조와 제어 흐름은 그대로 유지// ============================================================================module ultrasonic_correction_dht11 ( inp..

목적DHT11 온습도 센서를 MicroBlaze RISC-V 기반 SoC 시스템에서 AXI-Lite 인터페이스를 통해 제어하고, 습도 및 온도 데이터를 읽어 UART로 출력Diagram 사용 코드_myip_dht11_iic`timescale 1 ns / 1 ps module myip_dht11_iic # ( // Users to add parameters here // User parameters ends // Do not modify the parameters beyond this line // Parameters of Axi Slave Bus Interface S00_AXI parameter integer C_S00_AXI_DATA_WIDTH = 32, parameter integer C_..

목적MicroBlaze에서 외부 4비트 버튼 입력을 AXI GPIO로 읽고, UART를 통해 실시간으로 출력Diagram사용 코드#include // 표준 입출력 함수#include "platform.h" // 플랫폼 초기화 및 종료 함수#include "xil_printf.h" // UART 출력용 함수 (xil_printf)#include "xparameters.h" // 하드웨어 주소 및 파라미터 정의#include "xgpio.h" // AXI GPIO 제어용 헤더#include "sleep.h" // sleep 함수 (초 단위)#define BTN_ADDR XPAR_XGPIO_0_BASEAD..

목적MicroBlaze V RISC-V 프로세서를 이용하여 UART 통신을 통해 입력을 받고, 7세그먼트 디스플레이로 출력하는 임베디드 SoC 시스템을 구현Diagram 사용 코드`timescale 1 ps / 1 ps // 시뮬레이션 시간 단위 및 정밀도 설정//------------------------------------------------------------------------------// Top-Level Wrapper Module for MicroBlaze V System// 이 모듈은 Vivado IP Integrator로 생성된 MicroBlaze V 시스템(mblazeV_fnd)의// 상위 래퍼로서 외부 핀과 내부 블록 디자인을 연결합니다.//-------------------..

사용 코드 _radar_system_topmodule radar_system_top( input clk, reset_p, input [4:0] btn, input echo_1, echo_2, output trig_1, trig_2, output tx_uart, output servo, output scl, sda, output [7:0] seg_7, output [3:0] com, output [15:0] led_debug); wire btn_nedge; wire en_sonic; wire [7:0] angle; wir..

목적DIP 스위치 입력을 읽고, 해당 값을 LED에 출력하며 UART로 상태를 출력하는 기본 임베디드 제어 시스템 구현Diagram 구성 블록microblaze_riscv_0 (RISC-V 프로세서)MicroBlaze V (RISC-V 기반) 임베디드 CPUAXI 인터페이스(M_AXI_DP)를 통해 주변 장치와 연결DLMB, ILMB: 데이터/명령 로컬 메모리 인터페이스microblaze_riscv_0_local_memory로컬 메모리 (LMB 기반)명령(ILMB), 데이터(DLMB) 메모리 제공SYS_Rst, LMB_Clk으로 클럭 및 리셋 동기화axi_gpio_0AXI GPIO 컨트롤러GPIO 채널 1: led_16bits (출력)GPIO 채널 2: dip_switches_16bits (입력)AX..