Verilog_RTL 설계

[Verilog]_4BIT_ADDER

juniha 2025. 6. 14. 16:37

Symbol

[그림 1] 4bit_adder gate

 

 

사용 코드

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
module adder_4 (a, b, sum, cout);
 
    input [3:0] a, b;            // 4비트 입력 a, b
    output cout;                 // 최상위 비트 자리올림 (carry out)
    output [3:0] sum;            // 4비트 덧셈 결과
 
    wire carry_out;              // 내부 carry 
    wire [3:0] sum;              //output [3:0] sum과 중복 선언
 
    // a와 b를 더한 결과를 {cout, sum}에 할당
    // cout: 자리올림 비트 (MSB)
    // sum: 4비트 덧셈 결과
    assign {cout, sum[3:0]} = a[3:0] + b[3:0];
 
endmodule
cs

 

Schematic

[그림 2] 4bit_Adder_Schematic

'Verilog_RTL 설계' 카테고리의 다른 글

[Verilog_RTL]_DECODER  (0) 2025.06.14
[Verilog]_4BIT_ADDER/SUBTRACTOR  (0) 2025.06.14
[Verilog]_Tri_state_Buffer / Inverter  (0) 2025.06.14
[Verilog_RTL]_4BIT_MUX  (0) 2025.06.14
[Verilog_RTL]_MUX  (0) 2025.06.14