[Verilog]_Tri_state_Buffer / Inverter

Symbol

[그림 1] Tri_state_buffer

 

 

사용 코드

 

module tri_state_inverter (in, en, out);
 
    input in;                    // 입력 신호 (in)
    input en;                    // 출력 enable 신호 (en = 1일 때 in을 out으로 전달, en = 0일 때 high impedance)
    output out;                   // 출력 신호
 
    wire out;                     
 
    // en = 1이면 out = in
    // en = 0이면 out = high impedance (1'bz)
    assign out = en ? in : 1'bz;  
 
enmodule

 

Schematic

[그림 2] Tri_state_buffer_Schematic

 

 

Symbol

[그림 3] Tri_state_Inverter

 

사용 코드

 

module tri_state_buffer (in, en, out);
 
    input in;                     // 입력 신호 (in)
    input en;                     // 출력 제어 신호 (en)
    output out;                    // 출력 신호
    wire out;                      // ❗ output은 기본적으로 wire 타입이므로 중복 선언 (Vivado 등에서는 경고나 오류 가능)
 
    // en = 0이면 out = in (버퍼 동작)
    // en = 1이면 out = high impedance (출력 끔)
    assign out = !en ? in : 1'bz;  
 
endmodule

 

Schematic

[그림 4] Tri_state_inverter_Schematic