[Digital Logic Gate]_2x1Multiplexer_Switch

Schematic

[그림 1] 2x1MUX_Switch_Schematic

Symbol

[그림 2] 2x1 MUX_Switch_Symbol

Simualtion 측정 과정

[그림 3] 2x1MUX_Switch_TEST

VNIB Propertise / S0 Propertise 설정

[그림 4] 왼 VNIB Propertise 오 S0 Propertise

파형을 확인할 때는 최소한 5~10주기는 확인해야하기 때문에 VINB Period와 Pulse width를 S0 Propertise에서는 10배로 설정한다.

 

Choosing Analyses 설정

[그림 5] Choosing Analyses 설정

Simualtion

[그림 6] 2x1MUX_Switch_Simulation

 Noise 확인을 위해 범위를 넓혀 보았다.

[그림 7] 2x1MUX_Switch_Simulation

Layout

[그림 4] 2x1MUX_Switch_Layout

• Layout size :  가로 : 2.47 µm
                         세로 7.29 µm
                          2.47*7.29  = 18.0063 µm^2
• Transistor  6 개 사용