[Digital Logic Gate]_4x1Multiplexer_Switch

Schematic

[그림 ] 4x1MUX_Switch_Schematic

Symbol

[그림 2] 4x1MUX_Switch_Symbol

Simualtion 측정 과정

[그림 3] 4x1MUX_Switch_Simulation_Test

VINC, VIND Propertise / S0, S1 Propertise 설정

[그림 4] 왼 VNIC Propertise 오 VIND Propertise

[그림 5] 왼 S0 Propertise 오 S1 Propertise

Choosing Analyses 설정

[그림 6] Choosing Analyses 설정

Simualtion

[그림 7] 4x1MUX_LOGIC_Simualtion Layout

Layout

[그림 8] 4x1MUX_Switch_Layout

• Layout size :  가로 6.135 µm
                          세로 8.04 µm
                          6.135*8.04 = 49.3254 µm^2
• Transistor  16 개 사용