[Digital Logic Gate]_NOT

Schematic

Schematic 구성

• NMOS
   L = 100 µm / W = 1 µm
• PMOS
   L = 100 µm /W = 2.91 µm

[그림 1] NOT_Schematic

Symbol

[그림 2] NOT_Symbol

Simualtion

[그림 3] NOT_Simulation

Layout

[그림 4] NOT_Layout

• Layout size : 가로 51.16 µm
                         세로 5.84 µm
                         5.84*1.16 = 6.77 µm^2