[Basys 3_Vivado] Simulation 방법_and

사용 코드_and

// and_gate 모듈 정의: 입력 a와 b의 논리 AND 결과를 출력 q에 저장
module and_gate(
    input a,        // 입력 신호 a
    input b,        // 입력 신호 b
    output reg q    // 출력 신호 q (레지스터 타입)
);

// 항상 블록: a 또는 b의 값이 변경될 때마다 실행됨
always @({a, b}) begin
    // 입력 a와 b의 조합에 따라 q를 결정
    case({a, b})
        2'b00: q = 0;   // a=0, b=0일 때 q=0
        2'b01: q = 0;   // a=0, b=1일 때 q=0
        2'b10: q = 0;   // a=1, b=0일 때 q=0
        2'b11: q = 1;   // a=1, b=1일 때 q=1
    endcase    
end    

endmodule

 

Simulation

Simulation 실행 방법

상위 파일을 설정해준다. _ Simulation은 top source를 기준으로 실행된다.

Value 설정

1. a,b 00

2. a, b  0 1

 

3. a, b 1 0

4. a, b 1 1

 

 

결과